zwei serielle RS232-Ports, ein paralleler IEEE 1284-Port systemeigener Einzelchip, Single-Lane-PCI Express 256 Byte tiefe FIFO entspricht den PCI Express Basis-Spezifikationen Revision 1.1 automatische Datenflusssteuerung für bandinterne Software unter Verwendung von programmierbaren Xon/Xoff in beiden